Мои познания в ремонте данного вида техники: Занимаюсь ремонтом Наличие схемы: использую схему от JVC AZ-1010 В Victor (JVC) AX-Z921 нет звука при использовании цифровых входов, на входах ЦАПов PCM56 нет сигнала.
Состав блока ЦАП: YM3623B - цифровой приемник VC4111 - задержка и K2 интерфейс YM3414 - цифровой фильтр PCM56 - ЦАПы
Сигнал на входе YM3623 приходит. Частота 18МГц на керамическом кварце есть, на выводе 8 осциллограф показывает чуть больше 18МГц, а на 9 выводе чуть больше 6МГц. Я полагаю должно быть четко 18 и 6, частотометра нет, чтобы измерить точно. KMODE (выв.7) в лог.1. Как я понял из даташита YM3623 вывод используется по большей части для сброса и лог.1 на выводе это нормальный режим работы. BCO (выв.12) - битовый клок ~3МГц SYNC (выв.13) - отрицательные импульсы с частотой входного сигнала (44.1 или 48кГц) L/R (выв.15) - меандр с частотой входного сигнала (44.1 или 48кГц) DEF (выв.16) - сигнал выделения входных данных в нуле, то есть данные не выделены DO (выв.17) - идет поток данных. Эти данные поступают на VC4111 WC (выв.18) - меандр с удвоенной частотой L/R DIGR и DIGL (выв.19 и 20) - положительные импульсы с частотой входного сигнала со скважностью 3 ERR (выв.21) - в нуле, ошибок нет SEL (выв.22) - в лог.1, вывод выбирает режимы работы выводов S1 и S2 (23 и 24). В этом режиме выводы S1 и S2 индицируют частоту входного сигнала. Эта пара используется для индикации и для обработки сигнала интерфейсом VC4111 S1 и S2 (выв.23 и 24) - S1=1, S2=0 - частота входного сигнала не определена! SCK, SSYNC и SDO не используются DIN (выв.28) - входной сигнал
Входе как микросхема работает, выделяет частоту семплирования и выдает корректные клоки L/R, WC и BCO, и данные есть на выходе DO (выв.17), но нет сигнала выделения данных DEF (выв.16) и выводы S1 и S2 выдают несуществующий режим. YM3623 никак не настраивается, она просто должна работать и всё. Не понимаю, что ей не нравится.